

# PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08205034 A

(43) Date of publication of application: 09 . 08 . 96

(51) Int. CI

H04N 5/335 H01L 27/148

(21) Application number: 07007564

(22) Date of filing: 20 . 01 . 95

(71) Applicant:

NISSAN MOTOR CO LTD

(72) Inventor:

KURAISON TORONNAMUCHIYAI NOSO KAZUNORI


(54) IMAGE SENSOR

(57) Abstract:

PURPOSE: To suppress the deterioration in image quality and to read an optional picture element in an optional order.

CONSTITUTION: Charge storage to a 1st capacitor C1 is started while a frame transfer gate FT is cut off. When a frame transfer signal is sent to each frame transfer gate FT via a frame transfer control line L1, all the frame transfer gates FT are simultaneously conductive and the charge stored in the 1st capacitor C1 is transferred to a 2nd capacitor C2 via the frame transfer gates FT. When any MOS switch is switched after the transfer of charge to the 2nd capacitor C2 is finished, the charge stored in any of the 2nd capacitors C2 is read. The timing to switch the frame transfer gates FT is made in common to all picture elements, the charge storage start time to the 2nd capacitor C2 is made in common in each picture element and the charge storage time to the 2nd capacitor is made equal, then flickering is prevented.

COPYRIGHT: (C)1996,JPO



(19) 日本国特許庁(JP)

# (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-205034

(43)公開日 平成8年(1996)8月9日

(51) Int. C1. 6

識別記号

FΙ

技術表示箇所

H 0 4 N

5/335

庁内整理番号

H 0 1 L 27/148

> H01L 27/14

В

E

O L

(全11頁)

(21)出願番号

(22)出願日

特願平7-7564

平成7年(1995)1月20日

(71)出願人 000003997

日産自動車株式会社

神奈川県横浜市神奈川区宝町2番地

(72) 発明者 クライソン・トロンナムチャイ

神奈川県横浜市神奈川区宝町2番地 日産

自動車株式会社内

(72) 発明者 農宗 千典

神奈川県横浜市神奈川区宝町2番地 日産

自動車株式会社内


(74)代理人 弁理士 永井 冬紀

#### (54) 【発明の名称】 イメージセンサ

# (57)【要約】

【目的】 画質の劣化を抑制し、任意の画素を任意の順 序で読出可能とする。

フレーム転送用ゲートFTを遮断した状態で 第1の静電容量C1への電荷蓄積を開始する。その後、 フレーム転送制御線 L 1を介して各フレーム転送用ゲー トFTにフレーム転送信号を送出すると、すべてのフレ ーム転送用ゲートFTは同時に導通し、各第1の静電容 量C1に蓄積されていた電荷はフレーム転送用ゲートF Tを介して第2の静電容量C2に転送される。第2の静 電容量C2への電荷の転送が終了した後にいずれかのM OS型スイッチを開閉すると、いずれかの第2の静電容 最C2に蓄積されている電荷が読み出される。このよう に、フレーム転送用ゲートFTを開閉するタイミングを 全画素で共通にすることで、第2の静電容量C2への電 荷蓄積開始時刻を各画素で共通にでき、また第2の静電 容量への電荷蓄積時間も等しくできるため、ちらつきが 防止される。



### 【特許請求の範囲】

【請求項1】 受光量に応じた電流を発生する複数の光 電変換部と、

1

これら光電変換部ごとに設けられ、発生された電流に応じた電荷を蓄積する第1の静電容量とを備え、

これら第1の静電容量のいずれかを選択して蓄積された 電荷を読み出し可能なXYアドレス型イメージセンサに おいて.

前記第1の静電容量にそれぞれ対応して設けられる第2 の静電容量と、

前記第1の静電容量と前記第2の静電容量との間にそれ ぞれ設けられ、前記第1の静電容量に蓄積されている電 荷を略同時に対応する前記第2の静電容量に転送する転 送手段と、

前記第2の静電容量のいずれかに蓄積されている電荷を 選択して読み出す電荷読出手段とを備えることを特徴と するXYアドレス型イメージセンサ。

【請求項2】 請求項1に記載されたXYアドレス型イメージセンサにおいて、

前記第1の静電容量のそれぞれに対応して設けられ、前記転送手段による電荷転送が終了した後に前記第1の静電容量に残存している電荷を除去する第1の電荷除去手段を備えることを特徴とするXYアドレス型イメージセンサ。

【請求項3】 請求項1または2に記載されたXYアドレス型イメージセンサにおいて、

前記第2の静電容量のそれぞれに対応して設けられ、前記転送手段による電荷転送を行う前に前記第2の静電容量に残存している電荷を除去する第2の電荷除去手段を備えることを特徴とするXYアドレス型イメージセンサ。

【請求項4】 請求項1~3のいずれかに記載されたX Yアドレス型イメージセンサにおいて、

前記電荷読出手段は、前記第2の静電容量に蓄積されている電荷の量に変化が生じないように該電荷量に相関する量を読み出す非破壊読出手段を備えることを特徴とするXYアドレス型イメージセンサ。

【請求項5】 請求項1~4のいずれかに記載されたX Yアドレス型イメージセンサにおいて、

前記第1の静電容量のインピーダンスを高い状態に維持し、かつ前記第1の静電容量の両端電圧をゼロまたは所 定電圧に設定する電圧設定手段を備え、

前記電圧設定手段が前記転送手段として機能することを 特徴とするXYアドレス型イメージセンサ。

【請求項6】 受光量に応じた電流を発生する複数の光電変換部と、

これら光電変換部で発生された電流に応じた電荷を所定 方向に順次転送する転送手段と、

この転送手段から出力された電荷を順次蓄積する電荷蓄積手段と、

前記複数の光電変換部のうち予め指定された光電変換部 の電荷が前記転送手段から出力されると該電荷を読み出 すとともに、前記電荷蓄積手段に蓄積されている電荷を 前記転送手段に逆送する読出制御手段とを備えることを 特徴とする電荷転送型イメージセンサ。

【請求項7】 受光量に応じた電流を発生する複数の光 電変換部と、

これら光電変換部で発生された電流に応じた電荷を第1 の方向に順次転送する第1の転送手段と、

10 この第1の転送手段から出力された電荷を第2の方向に 転送する第2の転送手段とを備えた電荷転送型イメージ センサにおいて、

前記第1および第2の転送手段はそれぞれ電荷をリング 状に転送可能とされており、前記第2の転送手段には前 記第1の転送手段からの電荷を受け取るための電荷受取 部と、該電荷を外部に読み出すための電荷読出部とが設 けられることを特徴とする電荷転送型イメージセンサ。

# 【発明の詳細な説明】

# [0001]

20 【産業上の利用分野】本発明は、複数画素を有し、各画素で受光された光を光電変換して得られる電荷をいったん蓄積し、これら蓄積電荷を外部に転送可能なイメージセンサに関する。

#### [0002]

【従来の技術】撮像管を使用せず、半導体素子によって 撮像を行うものは一般に固体撮像素子と呼ばれる。固体 撮像素子には大きく分けて、XYアドレス型イメージセ ンサと電荷転送型イメージセンサの2種類がある。

【0003】図11はXYアドレス型イメージセンサの30 代表であるMOS型イメージセンサの内部構成を示す回路図である。MOS型イメージセンサの内部には、光電変換を行うフォトダイオードが一定間隔で多数配設されており、各フォトダイオードが画素単位となる。図11では、イメージセンサの一部である縦横2個ずつの画素を示しており、以下この図を用いて従来のMOS型イメージセンサの構造を説明する。

【0004】各フォトダイオードD1~D4のカソード 端子にはそれぞれMOS型スイッチSY1~SY4が接 続され、MOS型スイッチSY1、SY2のゲート端子 には水平選択線Y1が、MOS型スイッチSY3、SY 4のゲート端子には水平選択線Y2が接続されている。 また、MOS型スイッチSY1、SY3にはMOS型ス イッチSX1が、MOS型スイッチSY2、SY4には MOS型スイッチSX2が接続されており、各MOS型 スイッチSX1、SX2のゲート端子にはそれぞれ垂直 選択線X1、X2が接続されている。

【0005】一方、各フォトダイオードD1~D4はそれぞれ寄生容量C11~C14を有しており、この寄生容量C11~C14にはフォトダイオードD1~D4に50よって光電変換された電荷が蓄積される。以下、この寄

生容量を第1の静電容量と呼ぶ。第1の静電容量C11~C14に蓄積された電荷はMOS型スイッチSY1~SY4およびMOS型スイッチSX1,SX2を介して電荷読出部から読み出される。例えば、図11の垂直選択線X1と水平選択線Y1をハイレベルにすると、MOS型スイッチSX1とMOS型スイッチSY1が導通し、フォトダイオードD1の寄生容量C11に蓄積された電荷が読み出される。そして、一度電荷が読み出されると、読み出された寄生容量C11の内部の電荷は消滅する。

【0006】このように、MOS型イメージセンサ内部の各画素の情報は、垂直選択線および水平選択線を任意に選択することで、それぞれ個別に読み出すことができる。すなわち、MOS型イメージセンサでは、任意の画素の情報を任意の順序でランダムに読み出すことができるため、ランダムアクセスが必須となる画像処理の分野で広く用いられる。

#### [0007]

【発明が解決しようとする課題】しかしながら、MOS型イメージセンサのようなXYアドレス型イメージセンサを用いて撮像すると、ちらつき等により画質が劣化するという問題が生じる。以下、図12を用いてこの問題を説明する。

【0008】図12 (a) の画素Pが図11のフォトダ

イオードD1および第1の静電容量C11に、図12 (a)の画素Qが図11のフォトダイオードD2および 第1の静電容量C12に対応するものとし、画素Pの蓄 積電荷を読み出した後に画素Qの蓄積電荷を読み出すも のとする。図12(a)に示す2個の画素P,Qに図1 2(b)に示すような特性の光束が入射されると、画素 Pからは図12(b)の矢印Aで示す信号レベルの信号

が出力され、画素Qからは図12(b)の矢印Bで示す

信号レベルの信号が出力される。

【0009】このように、隣接する2個の画素に同一特性の光束が入射されても、各画素の電荷読み出しタイミングはそれぞれ異なるため、各画素の出力値にずれが生じ、このずれによってちらつきが生じてしまう。また、このずれは、各画素に照射される光束の時間的変化が大きいほど大きくなる。

【0010】一方、光電変換によって得られる電荷の蓄積時間が画素ごとにばらつくと画質が低下するおそれがあるため、従来は第1の静電容量への電荷蓄積時間が各画素で共通になるように、各画素の蓄積電荷を読み出す順序を予め定めている。このため、本来ランダムアクセスが可能であるはずのXYアドレス型イメージセンサの長所を生かせない。

【0011】次に、従来の電荷転送型イメージセンサの 構造およびその問題点について説明する。図13は、電 荷転送型イメージセンサの代表である電荷結合デバイス (ChargeCoupled Device) の内部構成を示す図である。 図13に示すように、それぞれの画素はフォトダイオードD1と第1の静電容量C1とによって構成され、各画素はフレーム転送用ゲートFTを介して垂直転送用CCDチャネルVに接続されている。垂直転送用CCDチャネルVには画素単位ごとに第2の静電容量C2が設けられ、外部からクロックが入力されるたびに、第2の静電容量C2に蓄積された電荷は隣接チャネルの第2の静電容量C2に順次転送される。また、垂直転送用CCDチャネルVの最下部には水平転送用CCDチャネルHが設けられ、垂直転送用CCDチャネルVから出力された電荷を水平方向に順次転送する。

【0012】図13のように構成された電荷転送型イメージセンサにおいては、まずフレーム転送用ゲートFTを遮断した状態で各画素ごとに光電変換を行い、各画素ごとに設けられる第1の静電容量C1に電荷を蓄積する。次に、フレーム転送用ゲートFTを導通し、それぞれの第1の静電容量C1に蓄積された電荷を垂直転送用CCDチャネルVに転送する。このフレーム転送動作が終了すると、再度フレーム転送用ゲートFTを遮断して第1の静電容量C1に電荷を蓄積する。

【0013】一方、垂直転送用CCDチャネルVに転送された電荷は、クロックが入力されるたびに1チャネルずつ転送され、転送された電荷が水平転送用CCDチャネルHに達すると、今度は水平転送用CCDチャネルHを1チャネルずつ転送される。

【0014】このように、電荷転送型イメージセンサでは、電荷蓄積開始時刻と電荷蓄積時間を全画素について等しくするため、XYアドレス型イメージセンサで問題となったちらつき等が生じないという利点がある。また、電荷の転送速度や転送周期をテレビの走査線の動きに同期させるのが容易であるため、テレビやビデオの撮像に適している。

【0015】ところが、従来の電荷転送型イメージセンサでは、各画素の画素データを転送する順番を予め定めているため、XYアドレズ型イメージセンサのように任意の画素を指定してその画素データだけを読み出すことはできず、画像処理分野での使用が制限される。

【0016】以下、XYアドレス型イメージセンサと電荷転送型イメージセンサとの相違点を図14を用いて説明する。図14は、全体像2の一部に注目領域T1,T2がある例を示す。XYアドレス型イメージセンサの場合は、例えば注目領域T1,T2だけを読み出したり、あるいは注目領域T1,T2を細かく読み出してそれ以外の領域を粗く読み出すことができ、画素データの転送時間を必要に応じて短縮できる。ところが、電荷転送型イメージセンサの場合は、画素データを決まった順序でしか読み出せないため、図示の注目領域T1,T2の画素データだけを抽出する場合には、いったんすべてのデータを転送した後にその中から必要なデータを選択しなければならない。このため、電荷転送型イメージセンサ

を用いて注目領域T1, T2だけを抽出する場合には、 画素データの転送に時間がかかるため画像データを高速 に処理できず、また画像データを一時的に記憶しておく 画像メモリが必要となるため、その分だけコストが高く なるという欠点がある。

【0017】本発明の目的は、光電変換によって発生される電荷の蓄積開始時刻と蓄積時間とを全画素で共通にすることで画質の劣化を抑制するようにしたXYアドレス型イメージセンサを提供することにある。また、本発明の他の目的は、任意の画素データを任意の順序で読み出せるようにした電荷転送型イメージセンサを提供することにある。

# [0018]

【課題を解決するための手段】実施例を示す図1~10 に対応づけて本発明を説明すると、本発明は、受光量に 応じた電流を発生する複数の光電変換部D1と、これら 光電変換部D1ごとに設けられ、発生された電流に応じ た電荷を蓄積する第1の静電容量C1とを備え、 ら第1の静電容量のいずれかを選択して蓄積された電荷 を読み出し可能なXYアドレス型イメージセンサに適用 され、第1の静電容量C1にそれぞれ対応して設けられ る第2の静電容量C2と、第1の静電容量C1と第2の 静電容量C2との間にそれぞれ設けられ、第1の静電容 量C1に蓄積されている電荷を略同時に対応する第2の 静電容量C2に転送する転送手段FTと、第2の静電容 量C2のいずれかに蓄積されている電荷を選択して読み 出す電荷読出手段SX1、SY1とを備えることによ り、上記目的は達成される。請求項2に記載の発明は、 請求項1に記載されたXYアドレス型イメージセンサに おいて、第1の静電容量C1のそれぞれに対応して設け られ、転送手段FTによる電荷転送が終了した後に第1 の静電容量C1に残存している電荷を除去する第1の電 荷除去手段SR,SR1を備えるものである。請求項3 に記載の発明は、請求項1または2に記載されたXYア ドレス型イメージセンサにおいて、第2の静電容量C2 のそれぞれに対応して設けられ、転送手段FTによる電 荷転送を行う前に第2の静電容量C2に残存している電 荷を除去する第2の電荷除去手段SR1を備えるもので ある。請求項4に記載の発明は、請求項1~3のいずれ かに記載されたXYアドレス型イメージセンサにおい て、電荷読出手段SX1, SY1は、第2の静電容量C 2に蓄積されている電荷の量に変化が生じないように該 電荷量に相関する量を読み出す非破壊読出手段B1を備 えるものである。請求項5に記載の発明は、請求項1~ 4のいずれかに記載されたXYアドレス型イメージセン サにおいて、第1の静電容量C1のインピーダンスを高 い状態に維持し、かつ第1の静電容量C1の両端電圧を ゼロまたは所定電圧に設定する電圧設定手段FT,FT 1を備え、電圧設定手段FT, FT1を転送手段FTと して機能させるものである。

【0019】請求項6に記載の発明は、受光量に応じた電流を発生する複数の光電変換部D1と、これら光電変換部D1で発生された電流に応じた電荷を所定方向に順次転送する転送手段Vと、この転送手段Vから出力された電荷を順次蓄積する電荷蓄積手段CGと、複数の光電変換部D1のうち予め指定された光電変換部D1の電荷が転送手段Vから出力されると該電荷を読み出すともに、電荷蓄積手段CGに蓄積されている電荷を転送手段Vに逆送する読出制御手段TSとを備えることにより、上記目的は達成される。請求項7に記載の発明は、受光量に応じた電流を発生する複数の光電変換部D1と、これら光電変換部D1で発生された電流に応じた電荷を第1の方向に順次転送する第1の転送手段Vと、この第1の転送手段Vから出力された電荷を第2の方向に転送す

る第2の転送手段Hとを備えた電荷転送型イメージセン

サに適用され、第1および第2の転送手段Hはそれぞれ

電荷をリング状に転送可能とされており、第2の転送手

段Hには第1の転送手段Vからの電荷を受け取るための

電荷受取部と、該電荷を外部に読み出すための電荷読出

部とが設けられることにより、上記目的は達成される。

6

# [0020]

30

40

50

【作用】請求項1に記載の発明では、光電変換部D1に よって発生された電流に応じた電荷を第1の静電容量C 1に蓄積し、その蓄積された電荷を転送手段FTによっ て第2の静電容量C2に略同時に転送し、その転送され た電荷のいずれかを電荷読出手段SX1,SY1によっ て選択して読み出す。これにより、第2の静電容量C2 への電荷蓄積開始時刻および電荷蓄積時間を各画素で共 通にできる。請求項2に記載の発明では、第1の静電容 量C1から第2の静電容量C2に電荷を転送した後に、 第1の静電容量C1に残存している電荷を除去する。請 求項3に記載の発明では、第1の静電容量C1から第2 の静電容量C2に電荷を転送する前に、第2の静電容量 C 2に残存している電荷を除去する。請求項4に記載の 発明では、第2の静電容量C2に蓄積されている電荷の **鼠に変化が生じないように電荷量に相関する畳を読み出** すことにより、第2の静電容量C2に蓄積されている電 荷を何度でも読み出せるようにする。請求項5に記載の 発明では、第1の静電容量C1から第2の静電容量C2 に電荷を転送する際に、電圧設定手段FT, FT1の作 用によって第1の静電容量C1の両端電圧をゼロまたは 所定電圧にする。これにより、第1の静電容量C1に蓄 積されている電荷は第2の静電容量C2に効率よく転送 される。請求項6に記載の発明では、光電変換部D1で 発生された電流に応じた電荷を転送手段Vによって順次 転送し、転送手段Vから出力された電荷を順次電荷蓄積 手段CGに蓄積する。そして、予め指定した光電変換部 D 1 の電荷が転送手段 V から出力されるとその電荷を外 部に読み出し、かつそれまでに電荷蓄積手段CGに蓄積 されている電荷を転送手段Vに逆に転送する。請求項7

に記載の発明では、光電変換部D1で発生された電荷に応じた電荷を第1の転送手段Vによってリング状に転送し、その途中で第2の転送手段Hにも転送可能とする。第2の転送手段Hは、第1の転送手段Vから転送された電荷をリング状に転送し、その途中で電荷読出部から外部に読出可能とする。

【0021】なお、本発明の構成を説明する上記課題を解決するための手段と作用の項では、本発明を分かり易くするために実施例の図を用いたが、これにより本発明が実施例に限定されるものではない。

# [0022]

#### 【実施例】

# -第1の実施例-

図1は本発明によるXYアドレス型イメージセンサの第1の実施例の内部構成を示す回路図である。図1は一画素分の構成を示しており、図11に示す従来のイメージセンサと共通する構成部分には同一符号を付している。図1において、フォトダイオードD1および第1の静電容量C1は図11と同様に並列に接続され、フォトダイオードD1とMOS型スイッチSY1との間にはフレーム転送用ゲートFTと第2の静電容量C2とが接続されている。フレーム転送用ゲートFTのゲート端子はフレーム転送制御線L1によって他のすべてのフレーム転送用ゲートFTのゲート端子と接続され、MOS型スイッチSY1のゲート端子は水平選択線Y1に、MOS型スイッチSX1のゲート端子は垂直選択線X1にそれぞれ接続されている。

【0023】以下、図1のように構成された第1の実施例の動作を説明する。まず、フレーム転送用ゲートFTを遮断した状態で第1の静電容量C1への電荷蓄積を開始する。その後、フレーム転送制御線L1を介して各フレーム転送用ゲートFTにフレーム転送信号を送出すると、すべてのフレーム転送用ゲートFTは同時に導通し、各第1の静電容量C1に蓄積されていた電荷はフレーム転送用ゲートFTを介して第2の静電容量C2に転送される。第2の静電容量C2への電荷の転送が終了した後にいずれかのMOS型スイッチを開閉すると、いずれかの第2の静電容量C2に蓄積されている電荷が読み出される。

【0024】このように、第1の実施例では、フレーム 転送用ゲートFTを開閉するタイミングを全画素で共通 にするため、第1の静電容量への電荷蓄積開始時刻を各 画素で共通にでき、また第1の静電容量への電荷蓄積時間も等しくできる。したがって、電荷蓄積開始時刻および電荷蓄積時間のずれによって生じるちらつきが起きなくなる。また、第1の実施例では、フレーム転送用ゲートFTを遮断した状態で電荷を読み出すため、第1の静電容量C1への電荷蓄積と第2の静電容量C2からの電荷読出を同時に行える。したがって、それぞれの画素の データを前フレームの読出順序の影響を受けずに任意の

順序で読み出すことができる。

【0025】ところが、第1の実施例には、以下の①~ ③に示す欠点がある。

①電荷の蓄積および転送を同時に行うため、蓄積時間を 短くするいわゆる電子絞りを行えない。ここで、電子絞 りとは、光電変換によって得られる電荷の蓄積時間を制 御可能とすることで、感度および解像度の向上を図るこ とをいう。

②第2の静電容量C2に蓄積されている電荷をいったん 10 読み出すと第2の静電容量C2内部に電荷がなくなるため、一フレーム中に複数回、同一の第2の静電容量C2 から電荷を読み出すことはできない。

③第1の静電容量C1から第2の静電容量C2に電荷を転送すると、電荷の一部は第1の静電容量C1に残存してしまう。具体的には、第1の静電容量C1および第2の静電容量C2の各電荷容量比分だけの電荷が第1の静電容量C1に残存する。このため、前フレームの残像電荷が読み出される結果となり、画質が劣化してしまう。これら①~③の欠点を解消するためには、例えば以下に示す第2~第6の実施例が考えられる。

【0026】-第2の実施例-

第2の実施例は、電荷の転送後に第1の静電容量に残存する電荷を除去するものである。図2はXYアドレス型イメージセンサの第2の実施例の内部構成を示す回路図であり、図1と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。

【0027】図2に示すように、第2の実施例はリセット用スイッチSRを新たに設ける点を除いて第1の実施例と共通する。リセット用スイッチSRは第1の静電容量C1およびフォトダイオードD1に直接接続され、そのゲート端子はリセット制御信号線L2によって他のすべての画案のリセット用スイッチSRのゲート端子と接続されている。

【0028】以下、図2に基づいて第2の実施例の動作を説明する。まず、フレーム転送用ゲートFTを遮断した状態で第1の静電容量C1への電荷蓄積を行う。次に、フレーム転送用ゲートFTを導通して第2の静電容量C2への電荷転送を行う。電荷転送が終了すると、フレーム転送用ゲートFTを遮断してMOS型スイッチSX1、SY1を介して電荷の読み出しを行う。ここまでは、第1の実施例と共通する。

【0029】一方、第2の静電容量C2への電荷転送の終了後にフレーム転送用ゲートFTを遮断すると、第1の静電容量C1への電荷蓄積が再開される。ある程度電荷が蓄積された段階でリセット制御信号線L2を介して各リセット用スイッチSRを導通すると、第1の静電容量C1に蓄積されている電荷はすべて除去される。これにより、前フレームの残像電荷はすべて除去され、残像電荷による画質の劣化を抑制できる。

【0030】また、各リセット用スイッチSRを導通す

R

るタイミングを制御することで第1の静電容量C1への電荷蓄積時間を制御でき、電子絞り調整が可能となる。すなわち、いったんリセット用スイッチSRを導通して残像電荷をすべて除去した時点からフレーム転送用ゲートFTを導通するまでの時間が絞り時間に相当し、この時間を制御することで感度および解像度の向上を図れる。例えば、フォトダイオードD1への入射光の強度が強い場合には電荷蓄積時間を短くし、逆に入射光の強度が弱い場合には電荷蓄積時間を長くすれば、入射光の強度に関係なく常に一定の感度を維持できる。

【0031】上記第1または第2の実施例における第2の静電容量C2は、フレーム転送用ゲートFTやMOS型スイッチSX1、SY1や配線等に寄生している容量によって構成してもよく、あるいは個別にコンデンサを付加してもよい。

# 【0032】-第3の実施例-

第3の実施例は、一フレーム中に複数回、同一の第2の 静電容量から電荷を読み出せるようにしたものである。 図3はXYアドレス型イメージセンサの第3の実施例の 内部構成を示す回路図である。図3では第1の実施例と 共通する構成部分には同一符号を付しており、以下では 相違点を中心に説明する。

【0033】図3において、B1はフレーム転送用ゲートFTとMOS型スイッチSY1との間に接続されるソースフォロワ型のバッファ、SR1は第2の静電容量C2に蓄積されている電荷を除去するためのMOS型スイッチである。バッファB1のドレイン端子は電源VDDに、そのソース端子はMOS型スイッチSY1に、そのゲート端子は第2の静電容量C2にそれぞれ接続され、MOS型スイッチSR1のドレイン端子はリセット電位VRに、そのソース端子は第2の静電容量C2に、そのゲート端子はリセット制御信号線L2にそれぞれ接続されている。

【0034】以下、図3に基づいて第3の実施例の動作を説明する。第1の静電容量C1に電荷が蓄積された後にフレーム転送用ゲートFTを導通して第2の静電容量C2に電荷を転送すると、バッファB1のゲート端子の電位は次第に高くなる。例えば、第2の静電容量C2に信号電荷Qが蓄積されると、バッファB1のゲート端子の電圧VはQ/Cだけ上昇する(Cは第2の静電容量の電気容量)。その結果、バッファB1のソース電位もQ/Cだけ上昇する。したがって、バッファB1のソース電位を計測することで第2の静電容量C2に蓄積された電荷量Qを検出できる。また、バッファB1のソース電位を検出しても第2の静電容量C2に蓄積された電荷量Qを検出できる。また、バッファB1のソース電

【0035】さらに、フレーム転送用ゲートFTを導通 ている する前にいったんMOS型スイッチSR1を導通するこ に転送 とで、第2の静電容量C2に蓄積されている電荷をすべ 50 なる。

【0036】このように、第3の実施例によれば、第2の静電容量C2に蓄積されている電荷量に変化が生じないた。

いようにその電荷量に相関する電圧値を検出するため、 いわゆる非破壊読出が可能となり、一フレーム中に何度 でも同一画素データを読み出せる。

【0037】上記第3の実施例における第2の静電容量 C2は、フレーム転送用ゲートFTやMOS型スイッチ SX1, SY1や配線等に寄生している容量によって構 10 成してもよく、あるいは個別にコンデンサを付加しても よい。また、バッファB1のゲート容量を第2の静電容 量として用いてもよい。

# 【0038】-第4の実施例-

第4の実施例は、第1の静電容量をリセットするための リセット用スイッチを第3の実施例に追加したものであ る。図4は第4の実施例の内部構成を示す回路図であ る。図示のように、第4の実施例は、第1の静電容量C 1およびフォトダイオードD1にリセット用スイッチS Rを接続する点を除いて図3に示す第3の実施例と共通 する。これにより、第2の実施例の特徴である電子絞り と、第3の実施例の特徴である任意回数および任意順序 での画素読み出しの双方が可能となる。

# 【0039】一第5の実施例一

第5の実施例は、第1の静電容量から第2の静電容量に 効率よく電荷を転送できるようにしたものである。図5 はXYアドレス型イメージセンサの第5の実施例の内部 構成を示す回路図である。図5では、図3に示す第3の 実施例と共通する構成部分には同一符号を付しており、 以下では相違点を中心に説明する。

- 【0040】図5において、フォトダイオードD1のアノード端子とソースフォロワ型のバッファB1のソース端子との間にはMOS型スイッチFT1が接続されている。MOS型スイッチFT1のゲート端子はフレーム転送制御線L1に接続され、第1の静電容量C1、フォトダイオードD1のアノード端子およびMOS型スイッチFT1には抵抗Rが接続されている。この抵抗Rは、配線の寄生抵抗を利用してもよく、あるいは別個独立の抵抗体を取り付けてもよい。
- 【0041】以下、図5に基づいて第5の実施例の動作を説明する。第1の静電容量C1への電荷の蓄積が終了した後にフレーム転送制御線L1を介してフレーム転送を指示すると、フレーム転送用ゲートFTおよびMOS型スイッチFT1は双方ともに導通する。また、ソースフォロワの特性により、バッファB1のソース電位(図示の点aの電位)は実効ゲート電位(ゲート電位ー関値)に等しくなるため、第1の静電容量C1に蓄積されている電荷は一定値を除いてすべて第2の静電容量C2に転送され、第1の静電容量C1に残像電荷が残らなくなる。

【0042】これにより、前フレームの影響を受けることなく画像を表示でき、画質が改善する。また、第2の実施例のように、リセット用スイッチを設けて残像電荷を除去するよりも多くの電荷を第1の静電容量C1から第2の静電容量C2に転送できるため、感度が向上するとともに、転送される電荷量を多くできるために信号対雑音比(S/N)が向上する。

# 【0043】一第6の実施例一

図5に示す第5の実施例の場合、第1の静電容量C1から第2の静電容量C2に電荷が転送される際に、電源VDDからの電流がバッファB1、MOS型スイッチFT1 および抵抗Rを通って流れるため、消費電力が増えるという欠点がある。このような欠点を解消するためには、抵抗Rの値を大きくすることも考えられるが、抵抗Rを大きくすると、第1の静電容量C1と抵抗Rとによって定まる時定数が大きくなり、応答性および直線性が悪くなる。すなわち、抵抗Rの値を最適化するのが大変難しい。そこで、以下に示す第6の実施例では、応答性および直線性を損なうことなく消費電力の低減を図っている。

【0044】図6はXYアドレス型イメージセンサの第6の実施例の内部構成を示す回路図である。図6では、図5に示す第5の実施例と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。第1~第5の実施例では、光電変換された電荷を蓄積するための第1の静電容量C1としてフォトダイオードD1の寄生容量を用いたが、以下に示す第6の実施例では、図6に示すように、寄生容量C1とは別個に第1の静電容量C1aを設ける。また、寄生容量C1と第1の静電容量C1aとの間にMOS型スイッチFN、FN1を設ける。これらMOS型スイッチFN、FN1のゲート端子はいずれも蓄積タイミング制御信号線L2によって他のMOS型スイッチFN、FN1のゲート端子はいずれも蓄積タイミング制御信号線L2によって他のMOS型スイッチFN、FN1のゲート端子と接続されている。

【0045】以下、図6に基づいて第6の実施例の動作を説明する。MOS型スイッチFT, FT1を遮断してMOS型スイッチFN, FN1を導通すると、寄生容量C1に蓄積された電荷は第1の静電容量C1aに転送される。これにより、速やかに第1の静電容量C1aに電荷が蓄積され、応答性および直線性の改善が図れる。次に、MOS型スイッチFN, FN1を遮断して代わりにMOS型スイッチFT1およびフレーム転送用ゲートFTを導通すると、第1の静電容量C1aに蓄積された電荷は第2の静電容量C2に転送される。その際、MOS型スイッチFN, FN1は遮断されているため、電源VDDからの電流がMOS型スイッチFN1を通って流れることはない。したがって、消費電力を低減できる。

【0046】一第7の実施例ー

以下に説明する第7~第10の実施例では、電荷転送型 イメージセンサにXYアドレス指定機能を追加するもの である。図7は電荷転送型イメージセンサの代表である CCDの第7の実施例の内部構成を示す回路図である。 図7では、図13に示す従来のCCDと共通する構成部 分には同一符号を付しており、以下では相違点を中心に 説明する。なお、図7では、簡略化のため、縦横2個ず つの画素によってCCDを構成する例について説明す る。

12

【0047】図7において、CGは垂直転送用CCDチャネルVから転送された電荷を順次蓄積する一時蓄積用CCDチャネルであり、その内部には第3の静電容量C3が設けられている。TSは、垂直転送用CCDチャネルVから転送された電荷を電荷読出部まで転送するか、あるいは一時蓄積用CCDチャネルCGに転送するかを選択する転送選択用CCDチャネルである。

【0048】以下、図7に基づいて第7の実施例の動作を説明する。第1の静電容量C1への電荷蓄積が終了すると、全画素とも同時に垂直転送用CCDチャネルV内部の第2の静電容量C2に電荷を転送し、それと同時に第1の静電容量C1は次フレームの電荷蓄積を開始する。第2の静電容量C2に転送された電荷はクロックが入力されるたびに隣接するチャネルの第2の静電容量C2に順次転送される。これにより、垂直転送用CCDチャネルVから出力された電荷は転送選択用CCDチャネルTSを介して順次に一時蓄積用CCDチャネルCGに転送され、その内部の第3の静電容量C3に蓄積される。

【0049】例えば、図7に示す電荷転送型イメージセンサの第1行にある画素G11、G12の電荷を読み出す場合には、画素G11、G12の電荷データが転送選択用CCDチャネルTSに転送されるまで、垂直転送用CCDチャネルVから一時蓄積用CCDチャネルCGに電荷を順次転送する。そして、画素G11、G12の電荷データが転送選択用CCDチャネルTSに転送されてくると、それらの電荷を電荷読出部まで転送して外部に出力する。画案G11、G12の電荷読み出しが終了すると、一時蓄積用CCDチャネルCGに蓄積されている電荷を逆に転送して、もとの垂直転送用CCDチャネルV内の第2の静電容量C2に戻す。

【0050】このように、第7の実施例によれば、2次元に配列された複数画素のうち、所望の行の画素データが転送選択用CCDチャネルTSに転送されるまでの間、垂直転送用CCDチャネルVから転送された電荷を一時蓄積用CCDチャネルCGに順次蓄積し、所望の行の画素データを外部に読み出した後に、一時蓄積用CCDチャネルに蓄積されている電荷を垂直転送用CCDチャネルVに戻すようにしたため、一部の画素データだけを任意に指定して読み出すことができる。したがって、従来不向きとされた画像処理分野にも電荷転送型イメージセンサを広く用いることができる。

【0051】-第8の実施例-

20

14

第7の実施例は、2次元に配列された複数画素の画素データを行単位で選択して読み出すのに対し、以下に説明する第8の実施例は、任意の画素のデータだけを選択して読み出せるようにしたものである。

【0052】図8はCCDの第8の実施例の内部構成を示す回路図である。図8では、図7と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。図8において、フォトトランジスタD1、第1の静電容量C1および垂直転送用CCDチャネルVの構成は図7に示す第7の実施例と共通する。垂直転送用CCDチャネルVの一端には水平転送用CCDチャネルHが接続されており、水平転送用CCDチャネルHの内部には電荷読出部と第3の静電容量C3が設けられている。

【0053】以下、図8に基づいて第8の実施例の動作を説明する。第1の静電容量C1から垂直転送用CCDチャネルVの内部の第2の静電容量C2に転送された電荷データは、順次に第2の静電容量C2に転送される。そして、垂直転送用CCDチャネルVから出力された電荷は順次水平転送用CCDチャネルHに転送され、電荷読出部を通過して第3の静電容量C3に転送される。読み出したい画素の電荷データが電荷読出部に到達すると、そのデータが電荷読出部から出力され、その後、第3の静電容量C3に蓄積されている電荷が逆に転送されて再度垂直転送用CCDチャネルVに転送され、もとの第2の静電容量に蓄積される。

【0054】このように、第8の実施例によれば、読み出したい画素の電荷が転送されるまで順次電荷を第3の静電容量C3に蓄積し、読み出したい画素の電荷を出力した後に、他の電荷を逆に転送してもとの第2の静電容量に蓄積するようにしたため、指定アドレスの画素データだけを読み出すことができる。

# 【0055】一第9の実施例一

第9の実施例は垂直転送用CCDチャネルと水平転送用CCDチャネルをともにリング状にすることで、第7,8の実施例のような逆転送の手間を省いたものである。図9はCCDの第9の実施例の内部構成を示す回路図である。図9では、図7と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。図9に示すように、垂直転送用CCDチャネルVはその内部にリング状に配設された第2の静電容量C2に転送される。同様に、水平転送用CCDチャネルHの内部にもリング状に配設された第3の静電容量C3が設けられる。

【0056】以下、図9に基づいて第9の実施例の動作を説明する。第1の静電容量C1から垂直転送用CCDチャネルVの内部の第2の静電容量C2に転送された電荷データは、高速度で垂直転送用CCDチャネルVおよ

び水平転送用CCDチャネルHを巡回する。そして、この巡回速度に同期した速度で電荷読出部から電荷データを読み出すようにすれば、任意のデータを迅速に読み出せる。また、電荷データは一定速度でリング状に巡回しているため、第7および第8の実施例のように電荷データを逆に転送する必要もなく、タイミング制御が容易になる。

## 【0057】-第10の実施例-

第10の実施例は、フローティングゲート型の読出回路を設けて電荷を非破壊に読み出すものである。図10はCCDの第10の実施例の構造を示す断面図である。図10に示すように、P型シリコン基板11上には電極12が一定間隔で配設されている。P型シリコン基板11を接地して電極12に正の電圧を印加すると、P型シリコン基板11と電極12との界面付近に空乏層13ができ、この空乏層13付近に光を照射すると、光電変換によって生じた電子が空乏層13内に蓄積される。

【0058】一方、空乏層13と電極12との間には電位が浮動しているフローティングゲートFGが設けられており、このフローティングゲートFGはMOS型スイッチS1を介してMOS型スイッチS2に接続されている。そして、MOS型スイッチS2のソース端子には電荷読出部が接続されている。

【0059】以下、図10に基づいて第10の実施例の動作を説明する。P型シリコン基板11と電極12との界面付近に光を照射すると、空乏層13内に電子が蓄積される。そして、各電極12に印加する電圧を順次変更することにより、空乏層13内の電子は隣接する空乏層13に順次転送される。空乏層13内の電子がフローティングゲートFGに誘導電荷が誘起される。このとき、MOS型スイッチS1が遮断している場合には、フローティングゲートFG内部の誘導電荷はどこにも移動せず、空乏層13内の電子が隣接する空乏層13に転送された後に再結合によって消滅する。

【0060】一方、空乏層13内の電子がフローティングゲートFGの直下を通過したときにMOS型スイッチS1が導通している場合には、フローティングゲートFG内部の誘導電荷はMOS型スイッチS1のドレイン・ソース間を通ってMOS型スイッチS2のゲート端子に達する。これにより、MOS型スイッチS2のゲート電位が変化し、その結果、MOS型スイッチS2のソース電位、すなわち電荷読出部の電位が変化する。

【0061】いったんフローティングゲートFGからMOS型スイッチS2のゲート端子に移動した誘導電荷は電荷読出部の電位を読み出しても変化しないため、一フレーム中に何度でも電荷を読み出すことができ、非破壊読出が可能となる。また、空乏層13内の電荷の転送速度とMOS型スイッチS1のオン・オフ速度を同期させることにより、任意の画素を選択して読み出すことがで

きる。

【0062】なお、上記第10の実施例では、フローティングゲートFG内部の誘導電荷やMOS型スイッチS2のゲート端子に移動した誘導電荷を除去する手段を省略しているが、電荷読出部の電位を読み出した後にフローティングゲートFGおよびMOS型スイッチS2のゲート端子の誘導電荷を除去する手段を備えるのが望ましい。

【0063】第1~第6の実施例ではMOS型スイッチを用いたが、バイポーラ型スイッチを用いてもよい。また、第7~第10の実施例では電荷転送型イメージセンサとしてCCDを用いたが、本発明はBBD (Buclcet Brigade Device) などの他のすべての電荷転送型イメージセンサに適用できる。

【0064】このように構成した実施例にあっては、フレーム転送用ゲートFTが転送手段に、MOS型スイッチSX1,SY1が電荷読出手段に、リセット用スイッチSRが第1の電荷除去手段に、リセット用スイッチSRが第2の電荷除去手段に、バッファB1が非破壊読出手段に、MOS型スイッチFT1が電圧変換手段に、一時蓄積用CCDチャネルCGが電荷蓄積手段に、転送選択用CCDチャネルTSが読出制御手段に、垂直転送用CCDチャネルVが第1の転送手段に、水平転送用CCDチャネルHが第2の転送手段に、MOS型スイッチS1が電荷取出手段に、MOS型スイッチS2が電圧発生手段に、それぞれ対応する。

# [0065]

【発明の効果】以上詳細に説明したように、本発明によ れば、各画素ごとに設けられる第1の静電容量に蓄積さ れている電荷を略同時に第2の静電容量に転送するよう にしたため、第2の静電容量への電荷蓄積開始時刻およ び電荷蓄積時間を共通にでき、電荷蓄積開始時刻および 電荷蓄積時間のずれによって生じるちらつきが生じなく なる。また、転送手段を制御することで第1の静電容量 への電荷蓄積と第2の静電容量からの電荷読出とを同時 に行うことができ、その結果として各画素の画素データ を任意の順序で読み出すことができる。 請求項2に記載 の発明によれば、第2の静電容量に電荷を転送した後に 第1の静電容量に残存している電荷を除去するようにし たため、残像電荷による画質の劣化を抑制できる。請求 項3に記載の発明によれば、第2の静電容量に電荷を転 送する前に第2の静電容量に残存している電荷を除去す るようにしたため、残像電荷による画質の劣化を抑制で きる。請求項4に記載の発明によれば、第2の静電容量 に蓄積されている電荷の量に変化が生じないように電荷 **量に相関する量を読み出すようにしたため、いわゆる非** 破壊読出が可能となり、一フレーム中に何度でも同一の 第2の静電容量から電荷を読み出せるようになる。請求

項5に記載の発明によれば、電圧設定手段を設けることによって第1の静電容量の両端電圧がゼロまたは所定電圧になるようにしたため、第1の静電容量に蓄積されている電荷を第2の静電容量に効率よく転送でき、第1の静電容量内部に残存電荷が残らないようにすることができる。請求項6に記載の発明によれば、所望の光電変換部の電荷が転送手段から出力されるまで順次電荷を蓄積し、所望の電荷を読み出した後に、蓄積した電荷をもとに戻すようにしたため、電荷転送型イメージセンサに任意の画素だけを指定して読み出す機能を付加できる。請求項7に記載の発明によれば、第1の転送手段および第2の転送手段をリング状にすることで、任意の画素だけを指定して読み出せるとともに、タイミング制御も簡易化する。

# 【図面の簡単な説明】

【図1】 XYアドレス型イメージセンサの第1の実施例の内部構成を示す回路図。

【図2】XYアドレス型イメージセンサの第2の実施例の内部構成を示す回路図。

20 【図3】XYアドレス型イメージセンサの第3の実施例 の内部構成を示す回路図。

【図4】 X Y アドレス型イメージセンサの第4の実施例の内部構成を示す回路図。

【図5】 X Y アドレス型イメージセンサの第5の実施例の内部構成を示す回路図。

【図6】 XYアドレス型イメージセンサの第6の実施例の内部構成を示す回路図。

【図7】CCDの第7の実施例の内部構成を示す回路 図.

30 【図8】CCDの第8の実施例の内部構成を示す回路 図。

【図9】CCDの第9の実施例の内部構成を示す回路図。

【図10】CCDの第10の実施例の内部構成を示す回

【図11】従来のXYアドレス型イメージセンサの内部 構成を示す回路図。

【図12】従来のXYアドレス型イメージセンサの欠点を説明する図。

10 【図13】従来のCCDの内部構成を示す回路図。

【図14】全体像の一部に注目領域がある例を示す図。 【符号の説明】

C1 第1の静電容畳

C2 第2の静電容量

D1 フォトダイオード

FT フレーム転送用ゲート

SX1、SY1 MOS型スイッチ

